


本节内容

SRAM 和 DRAM

知识总览

常见考法：DRAM和SRAM的特性对比



很贵的CPU，L3级高速缓存（Cache）仅 30MB



8GB 大容量主存仅售 168 元


SRAM和DRAM的比较

Static Random Access Memory


Dynamic Random Access Memory

类 型 特 点	SRAM (静态RAM)	DRAM (动态RAM)
基本存储元件 (用什么存0/1)	触发器	电容
破坏性读出?	否, 读出后不需要重写	是, 读出后需重写 (再生)
需要定时“刷新”?	不需要	需要 (因为电容会缓慢漏电)
送行列地址	同时送	分两次送 (地址引脚复用技术)
运行速度	快	慢
集成度	低	高
存储成本 (造价)	高	低
功耗	高	低
主要用途	高速缓存 (如: Cache、TLB)	主存

内存条和DRAM芯片




👉 内存条



例如：若某型号 DRAM 芯片的存储容量为 $4\text{M} \times 4\text{位}$ 用 8 块芯片组成的内存条总容量 = $8 \times 4\text{M} \times 4\text{bit} = 16\text{MB}$

DRAM芯片的容量描述、引脚数量



👉 某 DRAM 芯片 ($4M \times 4$)

👉 芯片引脚图


Vcc	1	24	Vss
D1	2	23	D4
D2	3	22	D3
$\overline{WE}$	4	21	$\overline{CAS}$
$\overline{RAS}$	5	20	$\overline{OE}$
Nc	6	19	A9
A10	7	18	A8
A0	8	17	A7
A1	9	16	A6
A2	10	15	A5
A3	11	14	A4
Vcc	12	13	Vss

- **4M**: 表示有 $4M=2^{22}$ 个存储单元 $\rightarrow$ 决定了 **地址引脚数量 ($A0 \sim A10$)**
- $\times 4$: 每个存储单元 (每个地址) 存储 **4bit** 数据 $\rightarrow$ 决定了 **数据引脚的数量 ($D_1 \sim D_4$)**
- 注意: **DRAM** 芯片往往容量很大 (地址范围大), 为了控制芯片体积, 往往采用 “**地址引脚复用技术**”, 将 **N bit 地址** 拆分为 **行地址、列地址**, 分两次送入芯片引脚。
- 例如, 上图所示的芯片含 $4M=2^{22}$ 个存储单元, 地址信息应该用 **22bit** 表示, 但 **地址引脚数量 ($A0 \sim A10$) 仅 11 个**。这是因为 **22 bit 地址** 信息被拆分为 **行地址11bit + 列地址11bit**, 分两次送入芯片。

SRAM芯片的容量描述、引脚数量



Pin Arrangement



- **32K**: 表示有 $32K=2^{15}$ 个存储单元 → 决定了地址引脚数量 ($A_0 \sim A_{14}$)
- $\times 8$: 每个存储单元 (每个地址) 存储 **8bit** 数据 → 决定了数据引脚的数量 ($I/O_0 \sim I/O_7$)
- 注意: **SRAM** 芯片容量较小 (地址范围小)、读写速度快。为了保证速度, 往往将 **N bit 地址** (同样会被拆分成行、列地址) 一次送入芯片引脚。
- 例如, 上图所示的芯片含 $32K=2^{15}$ 个存储单元, 地址信息应该用 **15bit** 表示, 地址引脚数量 ($A_0 \sim A_{14}$) 刚好 **15 个**。因此可以支持将 **15 bit** 地址信息一次送入芯片。

真题训练

【2014真题_15】某容量为 256MB 的存储器由若干 $4M \times 8$ 位的 DRAM 芯片构成，该 DRAM 芯片的地址引脚和数据引脚总数是（ ）。

- ☒ A. 19 B. 22 C. 30 D. 36

【真题改编】某容量为 256MB 的存储器由若干 $4M \times 8$ 位的 SRAM 芯片构成，该 SRAM 芯片的地址引脚和数据引脚总数是（ ）。

- A. 19 B. 22 ☒ C. 30 D. 36

【解析】

- $4M \times 8$ ，意味着每个存储单元对应 8bit 数据，因此需要 8 个数据引脚
- $4M \times 8$ ，意味着一块芯片有 $4M = 2^{22}$ 个存储单元，因此需要 22 bit 表示完整地址
 - 如果是 DRAM，采用地址引脚复用技术，仅需 11 个地址引脚
 - 如果是 SRAM，所有地址位都要同时送入芯片引脚，因此需 22 个地址引脚

DRAM、SRAM 的基本存储元件（存1bit）



不要慌 问题不大

加高电平可打开
数据读写“开关”
(MOS管导通)

字选择线

数据线

每次传
输1bit

1个
电容

1个
MOS管

DRAM存储元：栅极电容

1: 电容内存储了电荷
0: 电容内未存储电荷

读出1: MOS管接通，电容放电，
数据线上产生电流

读出0: MOS管接通后，数据线上
无电流

电容放电信息被破
坏，是破坏性读出。
读出后应有重写操
作，也称“再生”

读写速度
更慢

读出数据，触发
器状态保持稳定，
是非破坏性读出，
无需重写

读写速度
更快

字选择线

WL

位线D0

位线D1

SRAM存储元：双稳态触发器


若原存0，位线D₀会
产生一个负脉冲，
而D₁没有负脉冲

负脉冲 = 电压掉一下

双稳态
1: A高B低
0: A低B高

若原存1，位线D₁会
产生一个负脉冲，
而D₀没有负脉冲



为什么DRAM需要“定时刷新”？



DRAM存储元：栅极电容

- 1: 电容内存储了电荷
- 0: 电容内未存储电荷

电容内的电荷会缓慢流失。超过一定时间，就会丢失信息。因此必须定时给电容充电，这一过程称为“刷新”。例如：每2ms刷新一次




SRAM存储元：双稳态触发器

只要VDD不断电，触发器的状态就不会改变，因此SRAM不需要定时刷新

双稳态
1: A高B低
0: A低B高

制造成本、集成度、功耗对比




DRAM存储元: 栅极电容

1: 电容内存储了电荷

0: 电容内未存储电荷

低	制造成本	高
高	集成度	低
低	功耗	高

集成度: 在单位面积的芯片上, 可以集成的元器件数量越多, 集成度就越高



小拓展（不考）：什么是“MOS管”？



- **MOS 管**全称 **MOSFET**（Metal–Oxide–Semiconductor Field-Effect Transistor），属于 **FET**（场效应晶体管）的一种。
- MOS 管在集成电路里就像一个用电信号控制的“电子开关/水龙头”：控制端一开一关，就决定电流（信息）能不能通过，从而实现计算与存储。

注：

- 现代数字电路（CPU、缓存、SRAM、各种逻辑门）基本都靠 MOS 管堆出来
- 人们常说的芯片制造工艺（7nm/5nm/2nm）与mos管大小强相关。工艺越先进，mos管尺寸越小，集成度越高。